IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of

Inventors:

A. TAMURA, et al.

Application No.: New Patent Application

Filed:

July 24, 2003

For:

HETEROJUNCTION FIELD EFFECT TRANSISTOR AND

MANUFACTURING METHOD THEREOF

CLAIM FOR PRIORITY

Honorable Commissioner of Patents and Trademarks Washington, D.C. 20231

Sir:

The benefit of the filing date of the following prior foreign application filed in the following foreign country is hereby requested for the above-identified application and the priority provided in 35 USC 119 is hereby claimed:

Japanese Appln. No. 2002-309692, filed October 24, 2002.

In support of this claim, a certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the requirements of 35 USC 119 have been fulfilled and that the Patent and Trademark Office kindly acknowledge receipt of this document.

Respectfully submitted,

Date: July 24, 2003

James E. Ledbetter

Registration No. 28,732

JEL/apg

Attorney Docket No. <u>L8462.03106</u> STEVENS, DAVIS, MILLER & MOSHER, L.L.P. 1615 L Street, NW, Suite 850 P.O. Box 34387

Washington, DC 20043-4387 Telephone: (202) 785-0100 Facsimile: (202) 408-5200

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年10月24日

出願番号

Application Number:

特願2002-309692

[ ST.10/C ]:

[JP2002-309692]

出 願 人 Applicant(s):

松下電器産業株式会社

2003年 3月28日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

2926940003

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/338

H01L 29/812

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地

松下電器産業株式会社内

【氏名】

田村 彰良

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地

松下電器産業株式会社内

【氏名】

小島 圭介

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地

松下電器産業株式会社内

【氏名】

加藤 由明

【特許出願人】

【識別番号】

000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】

100076174

【弁理士】

【氏名又は名称】

宮井 暎夫

【選任した代理人】

【識別番号】

100105979

【弁理士】

【氏名又は名称】 伊藤 誠

【手数料の表示】

【予納台帳番号】 010814

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0212624

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】

ヘテロ接合電界効果型トランジスタ及びその製造方法

【特許請求の範囲】

【請求項1】 半絶縁性基板上に複数の半導体層を形成した半導体層形成基板と、前記半導体層形成基板上に形成したゲート電極と、前記ゲート電極の両側の前記半導体層形成基板の所定領域にn型半導体にするためのイオン注入と活性化のためのアニール処理とが施されたことにより形成されたn型ソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間であって前記複数のうち所定の半導体層からなる活性層と、前記ソース領域と前記ドレイン領域との間であって前記活性層の上側または上下両側の前記半導体層からなり前記活性層に電子を供給するn型キャリア供給層とを備えたヘテロ接合電界効果型トランジスタであって、

少なくとも1つの前記n型キャリア供給層となる半導体層は、セレン(Se) またはテルル(Te)がドーピングされていることを特徴とするヘテロ接合電界 効果型トランジスタ。

【請求項2】 前記活性層となる半導体層がInGaAs層であり、前記n型キャリア供給層となる半導体層がAlGaAs層であることを特徴とする請求項1記載のヘテロ接合電界効果型トランジスタ。

【請求項3】 前記活性層となる半導体層がInGaAs層であり、前記n型キャリア供給層となる半導体層がInAlAs層であることを特徴とする請求項1記載のヘテロ接合電界効果型トランジスタ。

【請求項4】 前記活性層となる半導体層がGaAs層であり、前記n型キャリア供給層となる半導体層がAlGaAs層であることを特徴とする請求項1記載のヘテロ接合電界効果型トランジスタ。

【請求項5】 半絶縁性基板上に複数の半導体層を形成した半導体層形成基板と、前記半導体層形成基板上に形成したゲート電極と、前記ゲート電極の両側の前記半導体層形成基板の所定領域にn型半導体にするためのイオン注入と活性化のためのアニール処理とが施されたことにより形成されたn型ソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間であって前記複数のう

ち所定の半導体層からなるn型活性層とを備えたヘテロ接合電界効果型トランジスタであって、

前記n型活性層となる半導体層は、セレン(Se)またはテルル(Te)がドーピングされていることを特徴とするヘテロ接合電界効果型トランジスタ。

【請求項6】 前記n型活性層となる半導体層がInGaAs層、GaAs層 及びInP層のうちのいずれかであることを特徴とする請求項5記載のヘテロ接 合電界効果型トランジスタ。

【請求項7】 半絶縁性基板上に、活性層となる半導体層と前記活性層に電子を供給するn型キャリア供給層となる前記活性層の上側または上下両側の半導体層とを少なくとも含む複数の半導体層を有した半導体層形成基板を形成する工程と、前記半導体層形成基板上にゲート電極を形成する工程と、前記ゲート電極の両側の前記半導体層形成基板の所定領域にn型半導体にするためのイオン注入を行いかつ前記イオン注入領域の活性化のためのアニール処理を施すことによりn型ソース領域及びドレイン領域を形成する工程とを含むヘテロ接合電界効果型トランジスタの製造方法であって、

前記半導体層形成基板を形成する際、少なくとも1つの前記n型キャリア供給層となる半導体層にセレン(Se)またはテルル(Te)をドーピングすることを特徴とするヘテロ接合電界効果型トランジスタの製造方法。

【請求項8】 前記半導体層形成基板を形成する際、前記活性層となる半導体層としてInGaAs層を形成し、前記n型キャリア供給層となる半導体層としてAlGaAs層を形成することを特徴とする請求項7記載のヘテロ接合電界効果型トランジスタの製造方法。

【請求項9】 前記半導体層形成基板を形成する際、前記活性層となる半導体層としてInGaAs層を形成し、前記n型キャリア供給層となる半導体層としてInAlAs層を形成することを特徴とする請求項7記載のヘテロ接合電界効果型トランジスタの製造方法。

【請求項10】 前記半導体層形成基板を形成する際、前記活性層となる半導体層としてGaAs層を形成し、前記n型キャリア供給層となる半導体層としてAlGaAs層を形成することを特徴とする請求項7記載のヘテロ接合電界効果

型トランジスタの製造方法。

【請求項11】 半絶縁性基板上にn型活性層となる半導体層を少なくとも含む複数の半導体層を有した半導体層形成基板を形成する工程と、前記半導体層形成基板上にゲート電極を形成する工程と、前記ゲート電極の両側の前記半導体層形成基板の所定領域にn型半導体にするためのイオン注入を行いかつ前記イオン注入領域の活性化のためのアニール処理を施すことによりn型ソース領域及びドレイン領域を形成する工程とを含むヘテロ接合電界効果型トランジスタの製造方法であって、

前記半導体層形成基板を形成する際、前記n型活性層となる半導体層にセレン (Se)またはテルル (Te)をドーピングすることを特徴とするヘテロ接合電 界効果型トランジスタの製造方法。

【請求項12】 前記半導体層形成基板を形成する際、前記n型活性層となる 半導体層としてInGaAs層、GaAs層及びInP層のうちのいずれかを形 成することを特徴とする請求項11記載のヘテロ接合電界効果型トランジスタの 製造方法。

【請求項13】 前記n型ソース領域及びドレイン領域を形成するときに行う アニール処理は、ランプアニールを用いて行うことを特徴とする請求項7~12 のうちいずれかに記載のヘテロ接合電界効果型トランジスタの製造方法。

## 【発明の詳細な説明】

[0001]

#### 【発明の属する技術分野】

本発明は、ヘテロ接合エピタキシャル基板を用いた電界効果型トランジスタ(以下、FETと呼ぶ)及びその製造方法に関するものである。

[0002]

#### 【従来の技術】

ヘテロ接合FETのソース/ドレイン領域をイオン注入法を用いてゲート電極 に対して自己整合的に形成したFETは、ソース/ドレインの寄生抵抗が少なく 、高性能なエンハンスメント型FETを実現するプロセスとして期待されている (例えば、非特許文献1参照)。 [0003]

これらのヘテロ接合FETでは、活性層に電子を供給するキャリア供給層、又は活性層自身がドーピングされている場合、主としてSiのドーピング層が使用されている。

[0004]

【非特許文献1】

J.K.Abrokwah et. al., GaAs IC Symposium Digest, P127, 1993.

[0005]

【発明が解決しようとする課題】

しかし、ソース/ドレイン領域となるイオン注入領域を活性化するためには、高温のアニール処理が不可欠であり、これらのアニール処理によりヘテロ接合が変質し、FET特性が劣化するなどの課題があった。従来、ヘテロ接合FETに用いるエピタキシャル基板のn型キャリア供給層や、活性層自身のドーピング材料としては、主としてSi(シリコン)ドナーが用いられている。これらのSiドナーが、ソース/ドレイン領域形成時のイオン注入活性化の高温アニールによって、フッ酸処理、CF₄ガスエッチング等のプロセスで基板表面に付着したF(フッ素)原子の拡散によってF原子との複合体を形成することにより不活性化され、キャリア濃度が減少し、FET特性が劣化するものである。特にInAlAs/InGaAsのヘテロ系において、400℃程度の熱処理で、このF原子によってSiドナーが不活性化することは早藤等によって報告(Appl.Phys. Lett., Vol. 66, p. 863, (1995).) されているが、これがイオン注入活性化の高温アニール処理によっても生じることを本発明者らは見出した。

[0006]

本発明は、上記の課題を解決するためになされたもので、イオン注入活性化の ためのアニール処理によるFET特性の劣化が少ない高性能なヘテロ接合FET 及びその製造方法を提供することを目的とする。

[0007]

【課題を解決するための手段】

上記目的を達成するため、本発明は、n型キャリア供給層やn型活性層のドー

ピング材料として従来用いられていたSiに代えて、SeまたはTeを用いるものである。SeやTeは、F原子との結合エネルギーが大きく、Siの場合と違って容易にF原子と複合体を形成しないため、これらの原子をドーピング不純物として用いることにより、高温アニール処理によっても、素子劣化の少ないヘテロ接合FETを実現することが可能である。

### [0008]

本発明の請求項1記載のヘテロ接合FETは、半絶縁性基板上に複数の半導体層を形成した半導体層形成基板と、半導体層形成基板上に形成したゲート電極と、ゲート電極の両側の半導体層形成基板の所定領域にn型半導体にするためのイオン注入と活性化のためのアニール処理とが施されたことにより形成されたn型ソース領域及びドレイン領域と、ソース領域とドレイン領域との間であって複数のうち所定の半導体層からなる活性層と、ソース領域とドレイン領域との間であって活性層の上側または上下両側の半導体層からなり活性層に電子を供給するn型キャリア供給層とを備えたヘテロ接合FETであって、少なくとも1つのn型キャリア供給層となる半導体層は、セレン(Se)またはテルル(Te)がドーピングされていることを特徴とする。

#### [0009]

本発明の請求項2記載のヘテロ接合FETは、請求項1記載のヘテロ接合FETにおいて、活性層となる半導体層がInGaAs層であり、n型キャリア供給層となる半導体層がAlGaAs層であることを特徴とする。

#### [0010]

本発明の請求項3記載のヘテロ接合FETは、請求項1記載のヘテロ接合FETにおいて、活性層となる半導体層がInGaAs層であり、n型キャリア供給層となる半導体層がInAlAs層であることを特徴とする。

#### [0011]

本発明の請求項4記載のヘテロ接合FETは、請求項1記載のヘテロ接合FETにおいて、活性層となる半導体層がGaAs層であり、n型キャリア供給層となる半導体層がAlGaAs層であることを特徴とする。

#### [0012]

これらの請求項1~4の構成によれば、n型キャリア供給層において、従来用いられていたSiドープに代えて、SeまたはTeドープを用いることにより、ソース領域及びドレイン領域となるイオン注入領域を活性化させるためのアニール処理において、プロセスで付着した半導体層形成基板の表面に存在するF原子の拡散に対して、Siドナーで見られるF原子との反応によるドナー不活性化が少なく、FET特性の劣化が少ない、高性能なヘテロ接合FETを実現することが可能である。

### [0013]

本発明の請求項5記載のヘテロ接合FETは、半絶縁性基板上に複数の半導体層を形成した半導体層形成基板と、半導体層形成基板上に形成したゲート電極と、ゲート電極の両側の半導体層形成基板の所定領域にn型半導体にするためのイオン注入と活性化のためのアニール処理とが施されたことにより形成されたn型ソース領域及びドレイン領域と、ソース領域とドレイン領域との間であって複数のうち所定の半導体層からなるn型活性層とを備えたヘテロ接合FETであって、n型活性層となる半導体層は、セレン(Se)またはテルル(Te)がドーピングされていることを特徴とする。

### [0014]

本発明の請求項6記載のヘテロ接合FETは、請求項5記載のヘテロ接合FETにおいて、n型活性層となる半導体層がInGaAs層、GaAs層及びInP層のうちのいずれかであることを特徴とする。

#### [0015]

これらの請求項5、6の構成によれば、n型活性層において、従来用いられていたSiドープに代えて、SeまたはTeドープを用いることにより、ソース領域及びドレイン領域となるイオン注入領域を活性化させるためのアニール処理において、プロセスで付着した半導体層形成基板の表面に存在するF原子の拡散に対して、Siドナーで見られるF原子との反応によるドナー不活性化が少なく、FET特性の劣化が少ない、高性能なヘテロ接合FETを実現することが可能である。

[0016]

本発明の請求項7記載のヘテロ接合FETの製造方法は、半絶縁性基板上に、活性層となる半導体層と活性層に電子を供給するn型キャリア供給層となる活性層の上側または上下両側の半導体層とを少なくとも含む複数の半導体層を有した半導体層形成基板を形成する工程と、半導体層形成基板上にゲート電極を形成する工程と、ゲート電極の両側の半導体層形成基板の所定領域にn型半導体にするためのイオン注入を行いかつイオン注入領域の活性化のためのアニール処理を施すことによりn型ソース領域及びドレイン領域を形成する工程とを含むヘテロ接合FETの製造方法であって、半導体層形成基板を形成する際、少なくとも1つのn型キャリア供給層となる半導体層にセレン(Se)またはテルル(Te)をドーピングすることを特徴とする。

#### [0017]

本発明の請求項8記載のヘテロ接合FETの製造方法は、請求項7記載のヘテロ接合FETの製造方法において、半導体層形成基板を形成する際、活性層となる半導体層としてInGaAs層を形成し、n型キャリア供給層となる半導体層としてAlGaAs層を形成することを特徴とする。

#### [0018]

本発明の請求項9記載のヘテロ接合FETの製造方法は、請求項7記載のヘテロ接合FETの製造方法において、半導体層形成基板を形成する際、活性層となる半導体層としてInGaAs層を形成し、n型キャリア供給層となる半導体層としてInAlAs層を形成することを特徴とする。

#### [0019]

本発明の請求項10記載のヘテロ接合FETの製造方法は、請求項7記載のヘテロ接合FETの製造方法において、半導体層形成基板を形成する際、活性層となる半導体層としてGaAs層を形成し、n型キャリア供給層となる半導体層としてAlGaAs層を形成することを特徴とする。

#### [0020]

これらの請求項7~10の製造方法によれば、n型キャリア供給層において、 従来用いられていたSiドープに代えて、SeまたはTeドープを用いることに より、ソース領域及びドレイン領域となるイオン注入領域を活性化させるための アニール処理において、プロセスで付着した半導体層形成基板の表面に存在する F原子の拡散に対して、Siドナーで見られるF原子との反応によるドナー不活 性化が少なく、FET特性の劣化が少ない、高性能なヘテロ接合FETを実現す ることが可能である。

### [0021]

本発明の請求項11記載のヘテロ接合FETの製造方法は、半絶縁性基板上に n型活性層となる半導体層を少なくとも含む複数の半導体層を有した半導体層形成基板を形成する工程と、半導体層形成基板上にゲート電極を形成する工程と、ゲート電極の両側の半導体層形成基板の所定領域に n型半導体にするためのイオン注入を行いかつイオン注入領域の活性化のためのアニール処理を施すことにより n型ソース領域及びドレイン領域を形成する工程とを含むヘテロ接合電界効果型トランジスタの製造方法であって、半導体層形成基板を形成する際、 n型活性層となる半導体層にセレン (Se) またはテルル (Te) をドーピングすることを特徴とする。

### [0022]

本発明の請求項12記載のヘテロ接合FETの製造方法は、請求項11記載のヘテロ接合FETの製造方法において、半導体層形成基板を形成する際、n型活性層となる半導体層としてInGaAs層、GaAs層及びInP層のうちのいずれかを形成することを特徴とする。

#### [0023]

これらの請求項11、12の製造方法によれば、n型活性層において、従来用いられていたSiドープに代えて、SeまたはTeドープを用いることにより、ソース領域及びドレイン領域となるイオン注入領域を活性化させるためのアニール処理において、プロセスで付着した半導体層形成基板の表面に存在するF原子の拡散に対して、Siドナーで見られるF原子との反応によるドナー不活性化が少なく、FET特性の劣化が少ない、高性能なヘテロ接合FETを実現することが可能である。

### [0024]

本発明の請求項13記載のヘテロ接合FETの製造方法は、請求項7~12の

うちいずれかに記載のヘテロ接合FETの製造方法において、 n型ソース領域及びドレイン領域を形成するときに行うアニール処理は、ランプアニールを用いて行うことを特徴とする。

[0025]

この請求項13の製造方法によれば、ランプアニールを用いて高温、短時間で ソース領域及びドレイン領域となるイオン注入領域の活性化を行える。

[0026]

【発明の実施の形態】

以下、図面を参照しながら、本発明の実施の形態について説明する。

[0027]

(第1の実施の形態)

[0028]

[0029]

次に図2(b)に示すように、基板の前面にスパッタ法を用いてWSi/W(厚さ10nm/30nm)を形成した後、フォトレジストマスクを用いてCF $_4$ /SF $_6$ 混合ガスのドライエッチングを行い、所定の領域にFETのゲート電極211を形成する。

[0030]

次に図3 (a) に示すように、プラズマCVD法を用いて前面に厚さ200 n mのプラズマSiN膜212を形成する。この際、ゲート電極211の側面には、厚さ150 n mの同SiN膜212が形成される。

[0031]

次に図3(b)に示すように、所定の領域にフォトレジストマスク213を用いてSiイオンを加速電圧80 ke V、ドーズ量 $7 \times 10^{13}$  c m $^{-2}$ で、ゲート電極211に対して自己整合的に注入して、ソース領域207 及びドレイン領域208 を形成する。この注入条件では、Siイオンは、プラズマSi N膜212 を通過してソース/ドレイン領域に注入されるが、ゲート側壁は基板表面には到達せず、ゲート電極211に対してその側壁に形成されたプラズマSi N膜212 の膜厚分だけの間隔を離して注入されることになる。

[0032]

次に図4(a)に示すように、フォトレジスト213を除去した後、プラズマ SiN膜212をアニール保護膜として、ランプアニールを用いて、 $N_2$ 雰囲気中、800℃、5秒間のアニールを行い、イオン注入領域を活性化させる。アニールの温度としては、700~850℃、時間としては2~15秒が適当である。この範囲をこえると、ヘテロ接合界面の劣化が大きくなる。また、この範囲を下回ると活性化が不十分になる。

[0033]

次に図4(b)に示すように、フォトレジストマスク(図示せず)を用いて、所定の領域のプラズマSiN膜212を $CF_4$ 系のドライエッチングを用いて窓開け後、抵抗過熱蒸着装置を用いて、AuGe/Ni/Au(厚さ100nm/40nm/200nm)をリフトオフ法を用いて形成後、 $N_2$ 雰囲気中、400  $\mathbb{C}$ 、60秒間シンターを行い、ソース電極209及びドレイン電極210を形成

してFETを完成させる。

[0034]

図5は、ゲート長(Lg)が0.5μm、ゲート幅(Wg)が100μmのサイズを持つヘテロ接合FETの伝達特性を、本実施の形態のFETとn型キャリア供給層が従来のSiドーピングの場合とを比較したものである。ゲート電圧Vgs対ドレイン電流Ids及び伝達コンダクタンスgmとの特性を示す。Vthは、ヘテロ接合FETのドレイン電流Idsが零になるときのゲート電圧Vgsの関値電圧(スレッショールド電圧)を示している。同図より、本実施の形態のFETの方が、関値電圧Vthは低く、高い伝達コンダクタンスgm、高い飽和ドレイン電流(Ids)が得られ、良好な特性が実現できていることがわかる。

[0035]

図6は、本実施の形態に用いたヘテロ接合エピタキシャル基板と、同様の構造でキャリア供給層の n型A 1 0.2 G a 0.8 A s 層 1 0 5 (2 0 5) を S i ドーピングに変えた従来のヘテロ接合エピタキシャル基板のシートキャリア濃度 (N s) の、アニール温度依存性を比較したものである。なお、アニールには、ランプアニールを用い、アニール時間は 5 秒で一定とした。同図より、従来の S i ドーピングのエピタキシャル基板では、本実施の形態の S e ドーピングのエピタキシャル基板では、本実施の形態の S e ドーピングのエピタキシャル基板より、約500以上のアニールでN s は減少し始め、850℃では約60%になっていることがわかる。これは、プロセスでエピタキシャル基板表面に付着した F 原子がアニールによって基板内に拡散し S i 原子と複合体を形成し、S i ドナーを不活性化したからである。一方、S e は、F 原子と反応しにくく、高温アニールによる劣化は少ない。

[0036]

以上のように本実施の形態によれば、n型キャリア供給層(105)において、従来用いられていたSiドープに代えて、Seドープを用いることにより、ソース/ドレイン領域となるイオン注入領域を活性化させるためのアニール処理において、プロセスで付着したエピタキシャル基板の表面に存在するF原子の拡散に対して、Siドナーで見られるF原子との反応によるドナー不活性化が少なく、FET特性の劣化が少ない、高性能なヘテロ接合FETを実現することが可能

である。

[0037]

(第2の実施の形態)

図7は、本発明の第2の実施の形態によるヘテロ接合FETの構造断面図を示したものである。同図において、半絶縁性GaAs基板501上に、アンドープ GaAsバッファー層502、活性層となるSeをドープしたn型In0.2Ga0.8As 層503、アンドープA10.2Ga0.8As 層504、アンドープGaAs 層505が形成されている。506及び507は、Si7オン注入領域からなる n +型ソース及びドレイン領域、508及び509はAuGe/Ni系からなる ソース電極、ドレイン電極、510はWSi/Wからなるゲート電極である。

[0038]

本実施の形態の場合、第1の実施の形態とは、キャリア供給層がなく、活性層にSeがドーピングされた構造である点が異なる。

[0039]

[0040]

本実施の形態によれば、n型活性層(503)において、従来用いられていた Siドープに代えて、Seドープを用いることにより、ソース/ドレイン領域と なるイオン注入領域を活性化させるためのアニール処理において、プロセスで付着したエピタキシャル基板の表面に存在するF原子の拡散に対して、Siドナーで見られるF原子との反応によるドナー不活性化が少なく、FET特性の劣化が 少ない、高性能なヘテロ接合FETを実現することが可能である。

[0041]

## (第3の実施の形態)

### [0042]

#### [0043]

本実施の形態における作製方法は、エピタキシャル基板形成の際に、第1の実施の形態のSeドープのn型A1 $_{0.2}$ Ga0.8As層105(205)に代えてTeドープのn型A1 $_{0.2}$ Ga0.8As層605を形成する以外は、第1の実施の形態の場合と同様である。

#### [0044]

また、第2の実施の形態において活性層となるSeeをドープした $n型In_{0.2}Ga_{0.8}As$ 層503をTeeをドープした $n型In_{0.2}Ga_{0.8}As$ 層に置き換えても、同様の効果があることはいうまでもない。この場合の作製方法は、エピタキシャル基板形成の際に、第2の実施の形態のSeドープのn型 $In_{0.2}Ga_{0.8}As$ 層503に代えてTeドープのn型 $In_{0.2}Ga_{0.8}As$ 層を形成する以外は、第2の実施の形態の場合と同様である。

#### [0045]

(第4の実施の形態)

図9は、本発明の第4の実施の形態によるヘテロ接合FETの構造断面図を示したものである。同図において、半絶縁性InP基板701上に、アンドープI $n_{0.52}$ A $1_{0.42}$ Asバッファー層702、活性層となるアンドープI $n_{0.53}$ Ga0.47As層703、スペーサーとなるアンドープI $n_{0.52}$ A $1_{0.48}$ As層704、キャリア供給層となるSeドープのn型I $n_{0.52}$ A $1_{0.48}$ As層705、アンドープI $n_{0.52}$ A $1_{0.48}$ As層705、アンドープI $n_{0.52}$ A $1_{0.48}$ As層706が形成されている。707及び708は、Siイオン注入領域からなるn +型ソース及びドレイン領域、709及び710はAuGe/Ni系からなるソース電極、ドレイン電極、711はWSi/Wからなるゲート電極である。

[0046]

この構造は、InP基板に格子整合するヘテロ系であり、本実施の形態では、キャリア供給層にSeをドープしたn型In<sub>0.52</sub>Al<sub>0.48</sub>As層705を用いているため、第1の実施の形態と同様の効果が得られる。この場合の作製方法は、エピタキシャル基板形成の際、半絶縁性InP基板701上に、702~706のエピタキシャル層を順次成長させてエピタキシャル基板とする以外は、第1の実施の形態と同様である。

[0047]

なお、キャリア供給層となるSeeドープした $n型In_{0.52}Al_{0.48}As層70.5e$ 、Teeドープした $n型In_{0.52}Al_{0.48}As層に置き換えても同様の効果が得られることはいうまでもない。$ 

[0048]

(第5の実施の形態)

図10は、本発明の第5の実施の形態によるヘテロ接合FETの構造断面図を示したものである。同図において、半絶縁性I n P基板80 1 上に、アンドープ I n 0.52 A 1 0.42 A s バッファー層80 2 、活性層となるS e ドープのn型I n 0.53 G a 0.47 A s 層80 3 、アンドープI n 0.52 A 1 0.48 A s 層80 4 が形成されている。80 5 及び80 6 は、S i イオン注入領域からなる n +型ソース及びドレイン領域、80 7 及び80 8 は A u G e I N i 系からなるソース電極、ドレイン電極、I 8 0 9 は W I S i I W からなるゲート電極である。

[0049]

この場合は、図9と同じヘテロ系で、第4の実施の形態とは、キャリア供給層がなく、活性層にSeがドーピングされた構造である点が異なる。本実施の形態では、活性層にSeをドープしたn型In<sub>0.53</sub>Ga<sub>0.47</sub>As層803を用いているため、第1の実施の形態と同様の効果が得られる。この場合の作製方法は、エピタキシャル基板形成の際、半絶縁性InP基板801上に、802~804のエピタキシャル層を順次成長させてエピタキシャル基板とする以外は、第1の実施の形態と同様である。

[0050]

なお、活性層となるSeをドープしたn型  $In_{0.53}Ga_{0.47}As$ 層803を、Teをドープしたn型  $In_{0.53}Ga_{0.47}As$ 層に置き換えても同様の効果が得られることはいうまでもない。

[0051]

また、第1~第3の実施の形態については、活性層としてGaAs基板上のInGaAs層を使うAlGaAs/InGaAs系のヘテロ接合、第4及び第5の実施の形態については、活性層としてInP基板上のInGaAs層を使うInAlAs/InGaAs系のヘテロ接合について説明したが、活性層としてGaAs基板上のGaAs層を使うAlGaAs/GaAs系のヘテロ接合、及び活性層としてInP基板上のInP層を使うInGaAs/InP系のヘテロ接合に対しても応用できることは、いうまでもない。

[0052]

また、以上の説明では、n型キャリア供給層を備えている構成の場合、n型キャリア供給層を活性層の上側に設けた構造になっているが、活性層の両側に設けたダブルヘテロ構造についても、本発明を同様に適用できることはいうまでもない。この場合、活性層の両側に設けられた2つのn型キャリア供給層のうちのどちらか1つをSeまたはTeがドーピングされたものとすることで本発明の効果を得られるが、両方をSeまたはTeがドーピングされたものとする方が得られる効果は大きい。

[0053]

また、 $n^+$ 型ソース/ドレイン領域とゲート電極の間に中程度のキャリア濃度を持つn型領域を形成したLDD(Lightly Doped Drain)構造に対しても適用できることはいうまでもない。

[0054]

また、ゲート電極構造、エピタキシャル基板の膜構造、膜組成等についても、 適時、変更しても同様の効果があることはいうまでもない。

[0055]

### 【発明の効果】

以上説明したように、本発明によれば、AlGaAs/InGaAs系、InAlAs/InGaAs系及びAlGaAs/GaAs系のヘテロ接合エピタキシャル基板のn型キャリア供給層や、n型活性層において、従来用いられていたSiドープに代えて、SeまたはTeドープを用いることにより、ソース及びドレイン領域となるイオン注入領域を活性化させるための高温アニール処理において、プロセスで付着したエピタキシャル基板の表面に存在するF原子の拡散に対して、Siドナーで見られるF原子との反応によるドナー不活性化が少なく、FET特性の劣化が少ない、高性能なヘテロ接合FETを実現することが可能である。

### 【図面の簡単な説明】

#### 【図1】

本発明の第1の実施の形態に係るヘテロ接合FETの構造断面図である。

#### 【図2】

本発明の第1の実施の形態に係るヘテロ接合FETの製造方法を示す工程断面 図である。

#### 【図3】

本発明の第1の実施の形態に係るヘテロ接合FETの製造方法を示す工程断面 図である。

#### 【図4】

本発明の第1の実施の形態に係るヘテロ接合FETの製造方法を示す工程断面 図である。

### 【図5】

図1で示した本発明のヘテロ接合FETと従来のヘテロ接合FETの特性を比較した図である。

#### 【図6】

図1で示した本発明のヘテロ接合FET用エピタキシャル基板と従来のヘテロ接合FET用エピタキシャル基板のシートキャリア濃度のアニール温度依存性を比較した図である。

### 【図7】

本発明の第2の実施の形態に係るヘテロ接合FETの構造断面図である。

#### 【図8】

本発明の第3の実施の形態に係るヘテロ接合FETの構造断面図である。

### 【図9】

本発明の第4の実施の形態に係るヘテロ接合FETの構造断面図である。

#### 【図10】

本発明の第5の実施の形態に係るヘテロ接合FETの構造断面図である。

#### 【符号の説明】

- 101 半絶縁性GaAs基板
- 102 アンドープGaAsバッファー層
- 103 アンドープIn<sub>0.2</sub>Ga<sub>0.8</sub>As活性層
- 104 アンドープA1<sub>0.2</sub>Ga<sub>0.8</sub>Asスペーサー層
- 105 Seドープn型Al<sub>0.2</sub>Ga<sub>0.8</sub>Asキャリア供給層
- 106 アンドープGaAs層
- 107 n <sup>+</sup>型イオン注入ソース領域
- 108 n<sup>+</sup>型イオン注入ドレイン領域
- 109 ソース電極
- 110 ドレイン電極
- 111 ゲート電極
- 201 半絶縁性GaAs基板
- 202 アンドープGaAsバッファー層

### 特2002-309692


- 203 アンドープIn<sub>0.2</sub>Ga<sub>0.8</sub>As活性層
- 204 アンドープA  $1_{0.2}$ G  $a_{0.8}$ A s スペーサー層
- 205 Seドープn型Al<sub>0.2</sub>Ga<sub>0.8</sub>Asキャリア供給層
- 206 アンドープGaAs層
- 207 ソース領域
- 208 ドレイン領域
- 209 ソース電極
- 210 ドレイン電極
- 211 ゲート電極
- 212 プラズマSiN膜
- 213 フォトレジストマスク
- 501 半絶縁性GaAs基板
- 502 アンドープGaAsバッファー層
- 503 Seをドープしたn型In<sub>0.2</sub>Ga<sub>0.8</sub>As活性層
- 504 アンドープA1<sub>0.2</sub>Ga<sub>0.8</sub>As層
- 505 アンドープGaAs層
- 506 n <sup>+</sup>型ソース領域
- 507 n <sup>+</sup>型ドレイン領域
- 508 ソース電極
- 509 ドレイン電極
- 510 ゲート電極
- 601 半絶縁性GaAs基板
- 602 アンドープGaAsバッファー層
- 603 アンドープIn<sub>0.2</sub>Ga<sub>0.8</sub>As活性層
- 604 アンドープA1<sub>0.2</sub>Ga<sub>0.8</sub>Asスペーサー層
- 605 Teドープのn型Al<sub>0.2</sub>Ga<sub>0.8</sub>Asキャリア供給層
- 606 アンドープGaAs層
- 607 n<sup>+</sup>型ソース領域
- 608 n <sup>+</sup>型ドレイン領域

- 609 ソース電極
- 610 ドレイン電極
- 611 ゲート電極
- 701 半絶縁性 In P基板
- 702 アンドープIn<sub>0.52</sub>Al<sub>0.42</sub>Asバッファー層
- 703 アンドープIn<sub>0.53</sub>Ga<sub>0.47</sub>As活性層
- 704 アンドープIn<sub>0.52</sub>Al<sub>0.48</sub>Asスペーサー層
- 705 Seドープのn型In<sub>0.52</sub>Al<sub>0.48</sub>Asキャリア供給層
- 706 アンドープIn<sub>0.52</sub>Al<sub>0.48</sub>As層
- 707 n <sup>+</sup>型ソース領域
- 708 n <sup>+</sup>型ドレイン領域
- 709 ソース電極
- 710 ドレイン電極
- 711 ゲート電極
- 801 半絶縁性 In P基板
- 802 アンドープIn<sub>0.52</sub>Al<sub>0.42</sub>Asバッファー層
- 803 Seドープのn型In<sub>0.53</sub>Ga<sub>0.47</sub>As活性層
- 804 アンドープIn<sub>0.52</sub>Al<sub>0.48</sub>As層
- 805 n <sup>+</sup>型ソース領域
- 806 n <sup>+</sup>型ドレイン領域
- 807 ソース電極
- 808 ドレイン電極
- 809 ゲート電極

【書類名】

図面

【図1】



- 101 半絶縁性GaAs基板
- 102 アンドープGaAsバッファー層
- 103 アンドープIn<sub>0.2</sub>Ga<sub>0.8</sub>As活性層
- 104 アンドープAI<sub>0.2</sub>Ga<sub>0.8</sub>Asスペーサー層
- 105 Seドープn型Al<sub>0.2</sub>Ga<sub>0.8</sub>Asキャリア供給層
- 106 アンドープGaAs層
- 107 n+型イオン注入ソース領域
- 108 n+型イオン注入ドレイン領域
- 109 ソース電極
- 110 ドレイン電極
- 111 ゲート電極

【図2】

(a)

206	
<u>205</u>	
<u>204</u>	
203	
V.	202
	<u>201</u>

(b)

211

206


205


204

203


202


【図3】







【図4】






【図5】






【図6】




## 【図7】




- 501 半絶縁性GaAs基板
- 502 アンドープGaAsバッファー層
- 503 Seをドープしたn型In<sub>0.2</sub>Ga<sub>0.8</sub>As活性層
- 504 アンドープAI<sub>0.2</sub>Ga<sub>0.8</sub>As層
- 505 アンドープGaAs層
- 506 n+型ソース領域
- 507 n+型ドレイン領域
- 508 ソース電極
- 509 ドレイン電極
- 510 ゲート電極

### 【図8】




- 601 半絶縁性GaAs基板
- 602 アンドープGaAsバッファー層
- 603 アンドープIn<sub>0.2</sub>Ga<sub>0.8</sub>As活性層
- 604 アンドープAI<sub>0.2</sub>Ga<sub>0.8</sub>Asスペーサー層
- 605 Teドープのn型AI<sub>0.2</sub>Ga<sub>0.8</sub>Asキャリア供給層
- 606 アンドープGaAs層
- 607 n+型ソース領域
- 608 n+型ドレイン領域
- 609 ソース電極・
- 610 ドレイン電極
- 611 ゲート電極

## 【図9】



- 701 半絶縁性InP基板
- 702 アンドープIn<sub>0.52</sub>AI<sub>0.42</sub>Asバッファー層
- 703 アンドープIn<sub>0.53</sub>Ga<sub>0.47</sub>As活性層
- 704 アンドープIn<sub>0.52</sub>AI<sub>0.48</sub>Asスペーサー層
- 705 Seドープのn型In<sub>0.52</sub>Al<sub>0.48</sub>Asキャリア供給層
- 706 アンドープIn<sub>0.52</sub>AI<sub>0.48</sub>As層
- 707 n+型ソース領域
- 708 n+型ドレイン領域
- 709 ソース電極
- 710 ドレイン電極
- 711 ゲート電極

## 【図10】



- 801 半絶縁性InP基板
- 802 アンドープIn<sub>0.52</sub>AI<sub>0.42</sub>Asバッファー層
- 803 Seドープのn型In<sub>0.53</sub>Ga<sub>0.47</sub>As活性層
- 804 アンドープIn<sub>0.52</sub>AI<sub>0.48</sub>As層
- 805 n+型ソース領域
- 806 n+型ドレイン領域
- 807 ソース電極
- 808 ドレイン電極
- 809 ゲート電極

【書類名】

要約書

【要約】

【課題】 ソース/ドレイン領域をイオン注入法で形成するヘテロ接合FETにおいて、注入活性化の高温アニール処理による特性の劣化の少ない高性能なヘテロ接合FETを実現する。

【解決手段】 n型キャリア供給層となるn型Al<sub>0.2</sub>Ga<sub>0.8</sub>As層105において、従来用いられていたSiドープに代えて、Seドープを用いることにより、ソース/ドレイン領域(107、108)となるイオン注入領域を活性化させるためのアニール処理において、プロセスで付着したエピタキシャル基板の表面に存在するF原子の拡散に対して、Siドナーで見られるF原子との反応によるドナー不活性化が少なく、FET特性の劣化が少ない、高性能なヘテロ接合FETを実現できる。

【選択図】

図 1

## 認定・付加情報

特許出願の番号

特願2002-309692

受付番号

50201604275

書類名

特許願

担当官

第五担当上席 0094

作成日

平成14年10月25日

<認定情報・付加情報>

【提出日】

平成14年10月24日

# 出 願 人 履 歴 情 報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名

松下電器産業株式会社